### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-304190

(43) Date of publication of application: 13.11.1998

(51)Int.CI.

HO4N 1/40 HO4N 1/19

(21)Application number: 09-120234

(71)Applicant : RICOH CO LTD

(22)Date of filing:

23.04.1997

(72)Inventor: KANNO TORU


**INAGE OSAMU** 

#### (54) IMAGE FORMING DEVICE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To facilitate replacement of a CCD by allowing the device to have three generating means, the first means of which generates a set pattern repetitively, the second means of which stops generation of the pattern for a specific period in addition to the operation of the first means and the third means of which is active only for a prescribed period from the production of a trigger signal.

SOLUTION: Relating to timing generating means to give a timing signal to a CCD and a signal processing section, the image forming device is provided with 1st generating means SGA1-13 that repetitively generate a set pattern, a 2nd generating means SGB1 that repetitively generates a set pattern and stops production of the pattern signal for a specific period only during one scanning, and 3rd generating means SGC1, 2 that are active only for a specific period set from a position of a trigger signal during one scanning. Thus, the timing signal is automatically generated without complicated processing through the use of an exclusive IC



to generate the timing signal to be fed to each block for sequential image signal processing.

#### LEGAL STATUS

[Date of request for examination]

12.06.2002

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

## **Best Avallable Copy**

(1) Japanese Patent Application Laid-Open No. 10-304190 (1998)

#### "IMAGE FORMING DEVICE"

The following is an English translation of an extract of the above application.

The present invention provides an image forming device capable of performing high-speed image processing. Such image forming device can be obtained by facilitating the replacement of a CCD without making a new design by providing a timing generating circuit without the use of an exclusive IC and supplying a timing signal which is delayed in accordance with delay time of an input image signal and an output image signal, for each processing circuit.

#### (19) 日本国特許庁 (JP)

#### (12) 公開特許公報(A)

(11)特許出顧公開番号

#### 特開平10-304190

(43)公開日 平成10年(1998)11月13日

(51) Int.Cl.\*

H04N 1/40

識別配号

FΙ

H04N

1/40

1/19

1/04

103Z

#### 審査請求 未請求 請求項の数4 FD (全 13 頁)

(21)出願番号

特顧平9-120234

(71) 出願人 000006747

株式会社リコー

(22)出顧日

平成9年(1997)4月23日

東京都大田区中馬込1丁目3番6号

(72) 発明者 管野 透

東京都大田区中馬込一丁目3番6号 株式

会社リコー内

(72) 発明者 稻毛 修

東京都大田区中馬込一丁目3番6号 株式


会社リコー内

#### (54) 【発明の名称】 画像形成装置

#### (57)【要約】

[課題] 専用ICを使用することなくタイミング発生 回路を構成し、CCDの置き換えに際して新規設計を行 うことなく容易にし、また、シーケンシャルに接続され た各処理回路毎に、入力画像信号と出力画像信号との遅 延時間に対応してタイミング信号を適宜遅延させて供給 し、もって高速画像処理を可能にした画像形成装置を提 供することを目的とする。

【解決手段】 光電変換素子1と、光電変換素子の出力 信号をデジタル画像データに変換する信号処理手段2 と、前記光電変換素子1及び尊号処理手段2に供給する タイミング信号を発生するタイミング発生手段3とを備 え、前記タイミング発生手段3は設定されたパターンを 繰り返し発生する第一の発生手段4と、設定されたパタ ーンを繰り返し発生すると共に一走査中の特定期間パタ ーン信号の発生を停止する第二の発生手段5と、一主走 査中の特定期間のみアクティブ状態となる第三の発生手 段6とを備えたことを特徴とする。



#### 【特許請求の範囲】

【請求項1】 原稿から読み取った画像を電気信号に変 換する光電変換素子と、前記光電変換素子からの信号を デジタル画像データに変換する信号処理手段と、前記光 電変換索子及び前記信号処理手段に供給するタイミング 信号を発生するタイミング発生手段を有し、前記タイミ ング発生手段は、設定されたバターンを繰り返し発生す る第一の発生手段と、設定されたパターンを繰り返し発 生すると共に一走査中の特定期間のみパターン信号の発 **牛を停止する第二の発生手段と、一主走査中においてト 10** リガ信号の発生から所定期間のみアクティブ状態となる 第三の発生手段とを備えたことを特徴とする画像形成装 置。

【請求項2】 原稿画像から読み取った画像を電気信号 に変換する光電変換素子と、前記光電変換素子からの信 号をデジタル画像データに変換する信号処理手段と、前 記光電変換素子及び前記信号処理手段に供給するタイミ ング信号を発生するタイミング発生手段を有し、前記信 号処理手段の各処理要素毎に、入力画像信号と出力画像 信号との遅延時間に応じて遅延量を調整したタイミング 20 信号を、各処理要素順にシーケンシャルに供給するよう **に構成したことを特徴とする画像形成装置。** 

【請求項3】 前記信号処理手段の各処理要素毎に供給 されるタイミング信号が、画像処理手順に従ってシーケ ンシャルに接続された各処理要素の初段に供給され、か つ、このタイミング信号が遅延量を調整してシーケンシ ャルに次段に接続されるように構成したことを特徴とす る請求項1記載の画像形成装置。

【請求項4】 前記タイミング発生手段は、前記光電変 換累子及び前記信号処理手段において必要とするタイミ 30 ング信号の遅延量を自動的に調整する機能を備えたこと を特徴とする請求項1記載の画像形成装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、電子写真複写機、 レーザブリンタ、ファクシミリ等の画像形成装置に関 し、特にCCD等の光電変換素子や、それによって読み 取った画像信号処理部におけるタイミング処理技術に関 するものである。

#### [0002]

【従来の技術】最近の画像形成装置の多くは、CCD等 の光電変換素子によって原稿からの反射光を画像データ として電気信号に変換し、得られた画像データを信号処 理部にてデジタル化した後、必要な種々の処理を施すよ うに構成されている。その際、CCDや信号処理部にお いては各種のタイミング信号が必要とされるが、これら は外部のタイミング回路で発生し供給される。従来、C CD用の駆動信号や信号処理部に供給されるタイミング 信号は、CCD毎にランダムロジック、ディレイライ ン、あるいは専用!C等の部品から構成されるタイミン 50 グ発生用の専用!Cも新たに取り付けるCCDに合わせ

グ発生回路によって生成されていたため、従来、タイミ ング時間や遅延時間等が固定となっていた。以下この点 を具体的に説明する。図12は従来の画像形成装置の一 例として示した電子写真複写機(以下、複写機と呼ぶ) の読取部のブロック図である。全体の動作と機能は既に 公知であるので、本発明において問題解決する機能部分 について、読み取り主要部のタイミング波形を示した図 13、図14を参考しながら説明する。この例に示すタ イミング発生部103は、タイミングジェネレータ10 3a、専用IC103b、ランダムロジック・ディレイ ライン103c等から構成され、読み取り系要部のCC D1や信号処理部2等にタイミング信号を供給する。信 号処理部2は、画像データを信号処理し、デジタルデー タに変換する機能を有している。

【0003】先ず、CCD1の隣合うセルにタイミング 発生部103から位相をずらせた2種類のシフトクロッ クゲート信号(Φ11、Φ12、Φ21、Φ22)が与 えられる。CCD1からの出力は2系統のバッファ回路 2a-1、2a-2によって整合され、アナログマルチ プレクサ2b-1、2b-2にタイミング発生部103 からオフセットクランプ (CLMP) ゲート信号を与え ることによってCCD1がそれぞれのタイミングにおい て対象としているセル信号だけを後段に伝える。CCD 1からの信号は、さらにバッファ回路2c-1、2c-2によって整合され、タイミング発生部103からサン ブルクロック (SHCK1、SHCK2) が供給される サンプルホールド (S&H) 回路2d-1、2d-2に 伝えられ、次いで自動利得調整 (GCA) 回路2 e-1、2e-2に伝達される。さらに、マルチプレックス (MPX)回路2fにマルチプレックス(MPX)ゲー ト信号が与えられ2系統の信号が1系統に統合され、A D変換回路2gに供給されるが、これに与えられるAD コンバータゲート信号(ADCK)に基づいてデジタル 変換された後、ラッチクロック(LH)ゲート信号が与 えられたラッチ(LATCH)回路2hによって原稿画 像に応じたデジタル画像データが出力される。

【発明が解決しようとする課題】しかしながら、上述し たように従来のCCD用の駆動信号や信号処理部の各処 理ブロックに対するタイミング信号は、図12に示した ようにタイミングジェネレータ103によって、例え ば、SHCK1、SHCK2、MPX、ADCK、LH 等多数のタイミング信号を生成していた。すなわち、従 来はこれら多数のタイミング信号が、CCD毎にランダ ムロジックやディレイライン、あるいは専用IC等の部 品を用いた装置によって生成されていたので、取り付け られたCCDに適するようにタイミング時間や遅延時間 等が設定され、固定化されていた。そのため、消耗やそ の他必要に応じてCCDを取り替えた場合にはタイミン

3

て取り替える必要があった。さらに、CCDや専用ICの交換によって画像データ処理のタイミングが変化することが多いので、その場合は、信号処理部に供給するタイミング信号のタイミング時間や遅延時間等をも変更する必要があった。その結果、近年比較的安価なCCDが入手可能になったとしても、その交換に伴って、周辺装置の設計の全面的なやり直しが必要になり、大幅なコストアップの原因となっていた。

【0005】また、各信号処理ブロック間における画像 データ処理の遅延が、各回路ブロックに供給されている 10 る。 電圧値や周囲温度に大きく依存することから、外部のタ イミング発生回路から供給されたタイミング信号によっ て画像データを高速処理すると、僅かなタイミングのズ レが問題となり、髙品質の画像処理を行うには、タイミ ング発生部に要求される時間精度が非常に厳しいものと なり、その対応が極めて困難であり、実現したとしても 非常に高価なものになるという不具合が発生していた。 本発明は上述したような従来の画像形成装置における諸 問題を解決するためになされたものであって、専用IC を使用することなくタイミング発生手段を構成すること 20 によって、CCD等の交換に際し新たな設計を不要と し、コスト上昇を伴うことなくCCDの交換を容易に行 うことが可能な画像形成装置を提供し、さらには、各処 理回路毎の入力画像信号と出力画像信号との遅延時間に 応じてタイミング信号を遅延させて画像データを処理す ることによって、安価に高速な画像データ処理を可能に した画像形成装置を提供することを目的としている。 [0006]

【課題を解決するための手段】上記目的を達成する為本 発明においては、請求項1の画像形成装置は、原稿から 30 読み取った画像を電気信号に変換する光電変換素子と、 前記光電変換素子からの信号をデジタル画像データに変 換する信号処理手段と、前記光電変換素子及び前記信号 処理手段に供給するタイミング信号を発生するタイミン グ発生手段を有し、前記タイミング発生手段は、設定さ れたパターンを繰り返し発生する第一の発生手段と、設 定されたパターンを繰り返し発生すると共に一走査中の 特定期間のみバターン信号の発生を停止する第二の発生 手段と、一主走査中においてトリガ信号の発生から所定 期間のみアクティブ状態となる第三の発生手段とを備え 40 たことを特徴とする。請求項2記載の発明では、原稿画 像から読み取った画像を電気信号に変換する光電変換素 子と、前記光電変換索子からの信号をデジタル画像デー タに変換する信号処理手段と、前記光電変換素子及び前 記信号処理手段に供給するタイミング信号を発生するタ イミング発生手段を有し、前記信号処理手段の各処理要 素毎に、入力画像信号と出力画像信号との遅延時間に応 じて遅延量を調整したタイミング信号を、各処理要素順 にシーケンシャルに供給するように構成したことを特徴 とする。請求項3記載の発明は、前記請求項1記載の発 50

明において、さらに前記信号処理手段の各処理要素毎に供給されるタイミング信号が、画像処理手順に従ってシーケンシャルに接続された各処理要素の初段に供給され、かつ、このタイミング信号が遅延重を調整してシーケンシャルに次段に接続されるように構成したことを特徴とする。請求項4記載の発明は、前記請求項1記載の発明において、さらに前記タイミング発生手段が、前記光電変換索子及び前記信号処理手段が必要とするタイミングを自動的に調整する機能を備えたことを特徴とする。

#### [0007]

【作用】請求項1の発明は、CCDや信号処理部にタイ ミング信号を供給するタイミング発生手段として、設定 されたパターンを繰り返し発生する第一の発生手段と、 設定されたパターンを繰り返し発生すると共に一走査中 の特定期間のみパターン信号発生を停止する第二の発生 手段と、一主走査中にトリガ信号の位置から設定された 特定期間のみアクティブ状態となる第三の発生手段とを 備えるように構成したので、シケンシャルに画像信号処 理する各ブロックに供給すべきタイミング信号を発生す るために専用ICを使用して複雑な処理を行うことな く、上記各発生手段を介して順次自動的にタイミング信 号を発生することが可能となる。請求項2の発明は、前 記信号処理手段の各処理要素毎に入力画像信号と出力画 像信号との遅延時間に応じてタイミングを遅延させて出 力させ、画像信号がシーケンシャルに処理される各処理 要素に対してタイミング信号もシーケンシャルに接続さ れるので、タイミング発生手段に要求されるタイミング 管理が大幅に軽減され、タイミング発生手段を容易に実 現出来る。請求項3の発明は、前記請求項1のように構 成された画像形成装置の発明において、前記信号処理手 段の各処理要素毎に入力画像信号と出力画像信号との遅 延時間に応じてタイミングを遅延させて出力させ、画像 信号がシーケンシャルに処理される各処理要素に対して タイミング信号もシーケンシャルに接続され、且つ処理 要素の初段に前記タイミング発生手段からタイミング信 号が供給されるので、タイミング発生手段に要求される タイミング管理が大幅に軽減され、タイミング信号と画 像信号との遅延を大幅に軽減しタイミング発生手段を安 価に実現し、しかも、CCDの置き換えが容易になる。 請求項4の発明は、前記請求項1のように構成された画 像形成装置の発明において、前記タイミング発生手段は 前記光電変換素子及び前記信号処理手段が必要とするタ イミングを自動的に調整するようになっているので、回 路的にも安定な性能を維持可能となり、高速に画像デー タ処理が可能な画像形成装置を実現できる。

#### [8000]

【発明の実施の形態】以下、図示した実施の形態に基づいて本発明を詳細に説明する。図1は本発明において使用する第一の発生部4の一例を示すブロック図であっ

20

て、設定されたパターンを繰り返し発生するものであり、図7はこの第一の発生部4の回路において生成するタイミング信号の一例を示すタイミング図である。第一の発生部4はラッチ(LATCH)4 a とシフトレジスタ(SR)4 b とを備えており、そのうちラッチ4 a はデータ(DATA)信号入力端子DIO~DI7に入力された設定データをクロック信号CKの立ち上がりエッジにて保持し、DOO~DO7に出力する。また、シフトレジスタ(SR)4 b は、DO~D7に入力されたパラレルデータをLDの立ち上がりエッジでロードし、シコトクロック(CK)信号の立ち上がりエッジ毎にシフトしてシリアルデータ(SD)として出力するシフトレジスタである。イナーブル(EN)信号は、これが"H"の時シフトクロック(CK)が有効となり、"L"の時シフトすることなく直前の状態を維持する。オカカち メナーブル(FN)信号を覚にアクティブと

"L"の時シフトするととなく直前の状態を維持する。すなわち、イナーブル(EN)信号を常にアクティブとすることによって常にDIO~DI7に設定されたパターンが、シフトクロック(CK)信号によってシリアルの信号に変換されLDの周期ごとに繰り返し出力される。

【0009】図2は第二の発生部5の回路例を示し、設定されたパターンを繰り返し発生すると共に、一走査中のうち設定された特定期間のみパターン発生を停止するように機能するものであり、図8はこの第二の発生部5におけるタイミング図である。図2において、Dタイプフリップフロップ(D-FF1)5aのD入力端子に外部からのトリガ信号を入力し、クロック(CK)入力端子に設定期間を規定する基準クロックを接続する。尚、この基準クロックは、Dタイプフリップフロップ(D-FF1)5aの他、カウンタ(CUNT)5b、コンパの上のタ(COMP)5eにも入力される。Dタイプフリップフロップ5aの出力Qは、D入力がクロック(CK)の立ち上がりエッジでラッチされクロック(CK)に同期したタイミングとなって出力される。

【0010】 このDタイプフリップフロップ5aのQ出力は、カウンタ5bのクリア(CL) 入力端子に入力されると共に、論理積(AND)5dの入力端子Aにも接続され、Q出力が"L"の間カウンタ5bのカウント値が00Hとなる。カウンタ5bのクリア(CL)が

"H"の間であってかつカウント許可信号EN(即ち、コンパレータ5 eのEQ出力)が"H"の間、クロック(CK)入力端子に入力された基準クロックをカウントする。カウンタ5 bのカウント値であるQ0~Q7はコンパレータ5 eの一方の入力に接続される。設定データはラッチ(LATCH)5 cのDIO~DI7に入力され、ラッチクロック(LHCK1)の立ち上がりエッジで保持され、DO0~DO7に出力される。この設定されたデータはコンパレータ5 eのもう一方の入力に接続され、コンパレータ5 eではカウンタ5 bのカウント値と設定値をクロック入力CKに接続された基準クロック

の立ち上がりェッジ毎に比較し、両者が一致した場合に一致出力EQを"L"とする。コンパレータ5 eの出力EQはカウンタ5 bのEN端子に接続されており、EQが"L"となるとカウンタ5 bはカウントを停止し、カウンタ5 bのC L信号が"L"となるとその状態を保持し、CL信号が"L"となるとカウント値が00 Hとなり、次の基準クロックの立ち上がりエッジでコンパレータ5 eのEQ出力は"H"となる。

【0011】EQ出力は、更に論理費(AND)5 dのもう一方の入力端子Bにも接続されており、Dタイプフリップフロップ5 aのQ出力が"H"となり、カウンタ5 bがカウント開始してから設定値までカウントした後、次の基準クロックの立ち上がりエッジでEQ出力が"L"となるまで論理費5 dの出力は"H"となる。以上の動作によって外部から入力されたトリガ信号の位置から設定された期間アクティブとなる信号を発生できる。また、Dタイプフリップフロップ(D-FF2)5 gはD端子に入力されて基準クロックCKで保持されたアクティブの極性を示す設定値の反転値をQBとして出力し、論理積5 dの出力とDタイプフリップフロップ5 gの出力とを排他的論理和(EXOR)によって切り替える。

【0012】図3は、本発明において使用する第三の発 生部6の一例を示す回路図であって、一主走査中にトリ ガ信号の位置から設定された特定期間のみタイミング信 号を発生するよう機能し、図9はその第三の発生部6の 回路におけるタイミング図である。Dタイプフリップフ ロップ(D-FF)6aは、D入力端子に入力された信 号をクロック(CK)で保持し、設定値を出力端Qから 出力する。また、論理和(OR)6hの出力YとDタイ プフリップフロップ6aの出力Qとを排他的論理和(E. XOR) 6 iを介して外部出力SIG信号として出力す る。ラッチ(LATCH1)6dは、各々開始位置・終 了位置を示す設定値を保持し、各々の基準位置はカウン タ (CUNT1) 6 bに入力されるクリア (CLR) 信 号が"H"となった位置からであり、基準クロックはカ ウンタ(CUNTI)6bとコンパレータ(COMP 1) 6 c に入力されるクロック (CK) である。先ず、 カウンタ6 bの入力CLRが"L"の時はカウンタ6 b のカウント値は00Hとなる。次のクロック(CK)の 立ち上がりエッジでコンパレータ(COMP1)6cで の一致出力EQは "H" となりカウンタ (CUNT2) 6eのカウント値も00Hとなり、次のクロック(C K) エッジでコンパレータ(COMP2) 6fのEQ出 力も"L"となる。

れ、ラッチクロック(LHCK1)の立ち上がりエッジ [0013]との状態ではカウンタ(CUNT1)6 b とカウンタ(CUNT2)6 e とはカウント可能な状態 たんデータはコンパレータ5 e のもう一方の入力に接続 ではあるが、各々のCLR入力が "H" であるのでカウされ、コンパレータ5 e ではカウンタ5 b のカウント値 ント値は00Hのままであり、このときの論理和(Oと設定値をクロック入力CKに接続された基準クロック 50 R)6hの出力は "H"である。次にカウンタ(CUN

20

T1) 6 bのC L R が "L" となるとクロック (CK) の立ち上がりエッジのカウントを開始し、カウンタ (C UNT1) 6 bのカウント値がラッチ (LATCH1) 6 dの保持値と等しくなった次のクロック (CK) の立ち上がりエッジでコンパレータ (COMP1) 6 cのE Qは "L" となりカウンタ (CUNT1) 6 bはカウントを停止する。また、同時にカウンタ (CUNT2) 6 eのC L が "L" となるためカウンタ (CUNT2) 6 eはC K の立ち上がりエッジのカウントを開始し、このとき論理和 (OR) 6 hの入力は両方とも "L" である 10 ので出力も "L" となる。

【0014】次に、カウンタ(CUNT2)6eのカウントが進みラッチ(LATCH2)6gの保持値と等しくなった次のクロック(CK)の立ち上がりエッジでコンパレータ(COMP2)6fの一致出力EQは"H"となりカウンタ(CUNT2)6eはカウントを停止する。このとき論理和(OR)6hの出力は"H"となる。すなわち、論理和(OR)6hの出力はラッチ(LATCH1)6dへの設定値からラッチ(LATCH2)6gへの設定値まで"L"となる信号が発生する。尚、排他的論理和(EXOR)6iによって反転・非反転の切換の切替えを行うことは上述した通りである。

【0015】図4は、図12に示した従来の画像形成装 置におけるタイミング発生部103を前述の図1、図 2、図3に示した本発明に係る発生部を使用して構成し たタイミング発生部の一例である。図中、クロックジェ ネレータ (CKG) laは、PLL周波数通倍回路で構 成した4 逓倍と分周出力を持つクロック発生器であり、 SGA1~13は図1に示した第一の発生部4(ENの 極性がENBとなっており内部で反転させている)、S 30 GB1は図2に示した第二の発生部5であり、SGC1 及びSGC2は図3に示した第三の発生部6である。C の例に示すタイミング発生部は、クロックジェネレータ (CKG) laへの入力信号FPIXは画素周波数、第 二の発生部5への入力信号SYNCは主走査同期信号、 また各部への入力データDO~D7はパターンを繰り返 し発生するための設定データのバス、LHA1~LHA 13は各々SGA1~SGA13に対応したラッチクロ ック(LHCK)、LHB11及びLHB12は第二の 発生部5へのラッチクロック(LHCK1、LHCK 2) LHC11~LHC13は第三の発生部6のSG Cloラッチクロック(LHCK1~LHCK3)、L HC21~LHC23は第三の発生部6のSGC2のラ ッチクロック(LHCK1~LHCK3)である。

【0016】また、クロックジェネレータ (CKG) 1 aの出力信号FTRはCCDの転送クロック周波数、2 FTRまたは8FTRは各々2倍または8倍のCCD転送クロック周波数、第二の発生部5の出力信号中TGは CCDの移送ゲートクロック、第三の発生部6のSGC 1の出力信号OPBはCCDのオブティカルブラックを 50

示す信号、第三の発生部6のSGC2の出力信号CLM Pは処理回路のオフセットクランブ信号である。また、 **Φ11及びΦ12はCCDのチャンネル1側転送クロッ** ク1及び2、Φ21及びΦ22はCCDのチャンネル2 側転送クロック1及び2、Φ1L2及びΦ2L1は各々 CCDのチャンネル1及び2側最終段転送クロック、Φ R1及び中R2は各々CCDのチャンネル1及び2側リ セットゲートクロック、SHCK1及びSHCK2は各 々処理回路チャンネル1及び2側サンブルホールドクロ ック、MPXはアナログマルチプレクサの切換クロッ ク、ADCKはADコンバータの変換クロック、LH出 力信号は出力ラッチのラツチクロックである。この実施 例では極性切り換え以外の全ての設定値を8ビットで行 ったが、必要に応じて設定ビット数を増やしたり減らし たりした構成も可能である。また、発生パターンの細か さを決めるクロックも同じ種類の発生回路で同じ周波数 を使っているが異なる周波数を用いてより正確なタイミ ングが要求される信号のパターンに関してクロック周波 数を高くすることも可能である。

【0017】図5は、本発明の変形実施例(請求項2) を示すブロック図である。この実施例ではタイミング発 生部103から信号処理部2の処理要素に供給する信号 は、オフセットクランプ (CLMP) ゲート信号とサン ブルホールド (S&H) 回路2d-1、2d-2のサン プルクロック (SHCK1、SHCK2) のみを供給 し、サンブルホールドでは信号のサンブルホールド動作 の他に入力されたサンプルクロックをアナログ信号の遅 延量に相当する時間だけ遅延させ、次段の自動利得調整 (GCA) 回路2e-1、2e-2に供給する。自動利 得調整回路2e-1、2e-2では特にタイミング信号 は必要としないがサンブルホールドと同様にアナログ信 号の遅延量に相当する時間だけ遅延させ、更に、次段の マルチプレックス (MPX) 回路2fに供給する。マル チブレックス (MPX) 回路2 f でも同様に遅延したタ イミング信号をAD変換回路2gに供給し、D変換回路 2gでもアナログ・ディジタル変換で発生した遅延量に 相当する時間だけ遅延させた信号をラッチに供給する。 ラッチでも前記の処理要素と同様にそれ自身の遅延量に 相当する時間だけ遅延させた画像クロックを後段の処理 系に画像データと一緒に供給している。

[0018] 図5と従来の画像形成装置の例を示す図12とを比較すれば明らかなように、本発明による図5の構成では、上述したようにタイミング発生部103から信号処理部2に供給するタイミング信号はCLMPとSHCK1、2のみであり、他のMPX、ADCK、及びLH信号は、信号処理部2において自動的に生成するように構成されている。従って、従来のタイミング発生部のように複雑な処理を行う必要がないことから、専用のICを備える必要がなく、構成が簡単になる。

【0019】図6は本発明による発生部の他の実施例

(請求項3)を示すブロック図である。この実施例では 既に説明した請求項2の実施例のタイミング発生部10 3の一部分を図1、図2、図3に示したブロックを採用 して構成したものである。構成及び動作は図4に関連し て説明したものと同様であり、図中のクロックジェネレ ータ(CKG)はPLL周波数逓倍回路で構成した4逓 倍と分周出力を持つクロック発生器であり、SGA1~ 13は図1に示した第一の発生部4(ENの極性がEN Bとなっており内部で反転している)、SGB1は図2 に示した第二の発生部5、SGC1及び2は図3に示し た第三の発生部6であり、図4と異なる点は、SGA1 1~13が追加された点である。クロックジェネレータ (CKG) laへの入力信号FPIXは画素周波数、第 二の発生部5への入力信号SYNCは主走査同期信号、 また各部への入力データDO~D7はパターンを繰り返 し発生するための設定データのバス、LHA1~LHA 10は各々SGA1~SGA10に対応したラッチクロ ック (LHCK)、LHBll及びLHBl2は第二の 発生部5へのラッチクロック(LHCK1、LHCK 2)、LHC11~LHC13は第三の発生部6のSG 20 びLH信号がタイミング的に固定される(S5)。 Closyfour (LHCKl~LHCK3), L HC21~LHC23は第三の発生部6のSGC2のラ ッチクロック(LHCK1~LHCK3)である。

[0020]また、クロックジェネレータ(CKG)1 aの出力信号FTRはCCDの転送クロック周波数、2 FTRまたは8FTRは各々2倍または8倍のCCD転 送クロック周波数、第二の発生部5の出力信号ΦTGは CCDの移送ゲートクロック、第三の発生部6のSGC 1の出力信号OPBはCCDのオプティカルブラックを 示す信号、第三の発生部6のSGC2の出力信号CLM 30 Pは処理回路のオフセットクランプ信号である。また、 Φ11及びΦ12はCCDのチャンネル1側転送クロッ ク1及び2、Φ21及びΦ22はCCDのチャンネル2 側転送クロック1及び2、Φ1L2及びΦ2L1は各々 CCDのチャンネル1及び2側最終段転送クロック、Φ R1及びΦR2は各々CCDのチャンネル1及び2側リ セットゲートクロック、SHCK1及びSHCK2は各 処理要素のチャンネル1及び2側サンプルクロックであ る。この実施例では図4と同様に極性切り換え以外の全 ての設定値を8ビットで行ったが必要に応じて設定ビッ ト数を増やしたり減らした構成も可能である。また、発 生パターンの細かさを決めるクロックも同じ種類の発生 回路で同じ周波数を使っているが異なる周波数を用いて タイミングが厳しい信号のバターンだけを細かくすると とも可能である。

【0021】図10(A)、(B)は、図4に示した実 施例において、さらに、タイミングを自動的的に調整す る機能を付加した実施例におけるフローチャート例を示 したものである。すなわち、図10(A)では全体のタ イミングの調整フローとして図12の各処理要素を参照 50

すれば明らかなように、信号の流れに対して後段から調 整を行い、さらに、後から調整したタイミングがその後 段に影響しないようになっている。先ず、ラッチ(LA TCH) 回路2 hのラッチクロック(LH) ゲート信号 のタイミングが調整される(S1)。

【0022】次に、AD変換回路2gのADコンパータ

2)、その調整によってLH信号とADCK信号はタイ

ゲート(ADCK)信号のタイミングが調整され(S

ミング的に固定される。同様に、マルチプレックス(M PX)回路2fのマルチプレックス(MPX)ゲート信 号のタイミングが調整され、MPX、ADCK、および LH信号がタイミング的に固定される(S3)。また、 サンブルホールド (S&H) 回路2d-2のリセットゲ ートクロック (SHCK2) 信号のタイミングが調整さ れ、SHCK2、 MPX、ADCK、およびLH信号 がタイミング的に固定される(S4)。また、最後にサ ンプルホールド (S&H) 回路2 d-1のリセットゲー トクロック (SHCK1) 信号のタイミングが調整さ れ、SHCK1、SHCK2、MPX、ADCK、およ 【0023】また、各回路のタイミング調整に当たっ て、図10(B)の任意信号のタイミング調整に示した ように、全てのタイミング条件においてS/Nを測定し 最大S/Nのタイミング条件に設定している。図10 (B) において、先ず初期値の設定では、基準白板の反 射光がCCDに入射している状態で有効画素に対応する 出力画像データの複数ライン分を読み込み、最も平均値 が大きい画素ラインをS/N測定画素ラインとして設定 する(S11)。さらにタイミング調整対象の信号につ いて、任意のタイミングを設定し、上記S/N測定画素 ラインを複数回読み取り、その読み取り値の平均値を信 号レベルS、バラツキをノイズNとして、S/Nを測定 する(S12)。タイミングを種々に変更して(S1 3)、S/Nを測定し、また、データパターンを変えて S/Nを測定する(S14)。さらに、測定したS/N の中で最大値を検出し(S15)、その最大値が得られ るようなタイミング条件に設定する(S16)。

[0024]図11(A)、(B)、(C)、(D)は 各処理要素毎(LATCH部、ADC部、MPX部、S &H部) にタイミングを変更してS/Nを測定した様子 を示したものである。ここで、S/Nが最大であってタ イミングが少しズレても安定である位置は、各処理要素 毎にそれぞれ(ア)、(イ)、(ウ)、(エ)であるこ とが判る。このようにS/Nの最大値からタイミングを 設定すれば、感度が低下した結果みかけ上雑音が減少す るタイミングを最適条件として設定するような間違いが 発生することはない。また、図11に示した例ではCC D駆動信号のタイミングは調整してないが、必要があれ ぱCCD駆動信号のタイミング調整を併用しても差し支 えない。また、この自動調整を行うタイミングは電源投 入時と周囲温度が大きく変化した時であるが、必要に応 じて手動にて自動調整を起動することも有効であろう。 [0025]

[発明の効果]以上のように請求項1の発明によれば、 タイミング発生手段を設定されたパターンを繰り返し発 生する第一の発生手段と、設定されたパターンを繰り返 し発生すると共に、一走査中の設定された特定期間のみ パターン発生を停止する第二の発生手段と、一主走査中 にトリガ信号の位置から設定された特定期間のみアクテ ィブ状態となる第三の発生手段とを備えることによっ て、専用【Cを使用することなくタイミング発生手段を 構成したので、CCDの置き換えを容易にし、コストダ ウンを可能にした画像形成装置を提供する上で効果があ る。請求項2の発明によれば、前記信号処理手段の各処 理要素毎に入力画像信号と出力画像信号との遅延時間に 応じてタイミングを遅延させて出力し、シーケンシャル に処理される画像信号の各処理要素に対してタイミング 信号もシーケンシャルに接続するように構成したので、 タイミング発生手段に要求されるタイミング管理が大幅 に軽減され、安価に高速画像データ処理を可能にした画 20 すフローチャート図である。 像形成装置を提供する上で効果がある。請求項3の発明 によれば、前記請求項1の画像形成装置の発明において さらに、前記信号処理手段の各処理要素毎に入力画像信 号と出力画像信号との遅延時間に応じてタイミングを遅 延させて出力し、シーケンシャルに処理される画像信号 の各処理要素に対してタイミング信号もシーケンシャル に接続するように構成し、しかも、供給するタイミング 信号を処理要素の初段に供給するようにしたので、タイ ミング発生手段に要求されるタイミング管理が大幅に軽 減され、CCDの置き換えを容易にすると同時に、安価 30 に高速画像データ処理を可能にした画像形成装置を提供 する上で効果がある。請求項4の発明によれば、前記請 **求項1の画像形成装置において、前記タイミング発生手** 段は前記光電変換素子及び前記信号処理手段が必要とす るタイミングを自動的に調整するように構成したので、 経時的変化や温度等の変化によっても最適なタイミング にて各種処理を行うことが可能となり、常に安定に髙速 画像データ処理を行う画像形成装置を提供する上で大き な効果がある。

【図面の簡単な説明】

【図1】本発明による第一の発生手段の一実施例を示す 要部ブロック図である。

【図2】本発明による第二の発生手段の一実施例を示す 要部ブロック図である。

【図3】本発明による第三の発生手段の一実施例を示す 要部ブロック図である。

【図4】本発明の画像形成装置の一実施例におけるタイ ミング発生部の要部ブロック図である。

【図5】本発明の画像形成装置の他の実施例における信 10 号処理部の各処理要素の要部ブロック図である。

【図6】本発明の画像形成装置の他の実施例におけるタ イミング発生部の要部ブロック図である。

[図7] 本発明による第一の発生部の実施例におけるタ イミング図である。

【図8】本発明による第二の発生部の実施例におけるタ イミング図である。

【図9】本発明による第三の発生部の実施例におけるタ イミング図である。

【図10】(A)及び(B)は本発明の他の実施例を示

【図11】(A)乃至(D)は本発明の他の実施例の動 作を説明するためのタイミング図である。

【図12】従来の画像形成装置の一例を示すブロック図


【図13】従来の画像形成装置要部の動作を示すタイミ ング図である。


【図14】従来の画像形成装置の読取部の動作を示すタ イミング図である。

【符号の説明】


1… CCD 、または、光電変換素子、2… 信号処 2a-2… バッ 理部、2 a - 1 · · · バッファ回路、 ファ回路、2b-1… アナログマルチブレクサ、2b -2… アナログマルチプレクサ、2c-1… バッフ ァ回路、2 c-2… バッファ回路、2 d-1… サン プルホールド回路、2d-2… サンプルホールド回 路、2e-1… 自動利得調整回路、 2e-2… 自 動利得調整回路、2 f … マルチプレックス回路、2 g … AD変換回路、 2h … ラッチ (LATCH) 回路、3… タイミング発生部、4… 第一の発生部、

40 5…第二の発生部、6… 第三の発生部。







【図5】




【図6】




【図7】



[図8]




【図12】




【図9】

. :

-




#### 【図10】




【図11】


ċ



【図13】



[図14]



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: \_\_\_\_\_

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.